پایان نامه ارشد رشته برق الکترونیک: تأثیر توزیع ناخالصی های بستر بر عملکرد تزانزیستور MOSFET

متن کامل پایان نامه مقطع کارشناسی ارشد رشته مهندسی برق

با عنوان : تأثیر توزیع ناخالصی های بستر بر عملکرد تزانزیستور MOSFET با آلایش هاله گون در سورس و درین

در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

و در صورت نیاز به متن کامل آن می توانید از لینک پرداخت و دانلود آنی برای خرید این پایان نامه اقدام نمائید.

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

“M.Sc.” پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق - الکترونیک

عنوان:

تأثیر توزیع ناخالصی های بستر بر عملکرد تزانزیستور MOSFET با آلایش هاله گون در سورس و درین

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه : (ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)چکیدهبا تغییر مقیاس ترانزیستورها برای بهبود عملکرد و کاهش هزینه ساخت، آتار کانال کوتاه مانند پیچش ولتاژ آستانه و اثر DIBL که قبلا در ترا نزیستورهای کانال طویل به چشم نمی آمدند ایجاد می شوند که موجب اختلال در عملکرد ترانزیستورها می شوند. یکی از روشها برای از بین بردن آثار کانال کوتاه ایجاد آلایش هاله کون و تغییر ناخالصی بستر می باشد. ترانزیستوری با طول کانال موثر 90 نانومتر شبیه سازی شده و منحنی های Id-Vd و Id-Vg را رسم کرده و با ایجاد آلایش هاله گون و تغییر ناخالصی بستر اثر کانال کوتاه را بهبود می دهیم.دراین گزارش، در فصل اول به بررسی آثار کانال کوتاه در ترانزیستورهای تغییر مقیاس یافته و بررسی آلایش بستر می پردازیم. در فصل دوم مهندسی کانال را که شامل ایجاد آلایش SSR و همچنین ایجاد آلایش هاله گون می باشد، برای کاهش اثرات کانال کوتاه مورد بررسی قرار می دهیم. در فصل سوم تاثیر ایجاد آلایش هاله گون تحت انرژی و زوایای مختلف رابر حاملهای داغ بررسی می کنیم. در این فصل نشان میدهیم که ایجاد آلایش هاله گون با زاویه ای بزرگتر یا انرژی بیشتر باعث بهبود پیچش ولتاژ آستانه میشود ولی در عین حال این آلایش باعث ایجاد میدان الکتریکی بزرگتری در نواحی امتداد یافته سورس و درین میشود. بنابراین اثر حاملهای داغ در این نواحی بیشتر میشود و نشان میدهیم که ترانزیستورهای دارای آلایش هاله گون ایجاد شده با انرژی پایین تر و زاویه بزرگتر نسبت به ترانزیستورهای دارای آلایش هاله گون ایجاد شده با انرژی بالاتر و زاویه کوچکتر دارای اثر حاملهای داغ کمتری خواهند بود . در این فصل نشان می دهیم که Ib به تنهایی معیار مناسبی برای نشان دادن اثر حاملهای داغ در فناوری MOS نیست. همچنین تاثیر تغییر در میزان کاشت ناخالصی در آلایش هاله گون و LDD را بر حاملهای داغ بررسی میکنیم.در فصل چهارم به شبیه سازی ترانزیستور با آلایش هاله گون توسط نرم افزار GENESISe می پردازیم. در این شبیه سازی ترانزیستور را از تلفیق دو نرم افزار dessis و dios که جز ئی از نرم افزار GENESISe هستند ایجاد می کنیم. و نتایج شبیه سازی را در ترانزیستورهای تغییر مقیاس یافته با آلایش هاله گون و بدون آلایش هاله گون مقایسه میکنیم . می بینیم که با ایجاد آلایش هاله گون اثر DIBL و پیچش ولتاژ آستانه و همچنین IOFF بهبود می یابد. در فصل پنجم به نتیجه گیری و پیشنهاد برای ادامه پروژه می پردازیم.مقدمهصنعت ساخت قطعات الکترونیک پیشرفتهای قابل توجهی از نظر سرعت و قابلیت عملکرد و هزینه داشته است این نتایج ناشی از کوچک نمودن ابعاد ترانزیستور بوده است. ولی در عین حال مشکلات زیادی در کاهش مستمر ابعاد ترانزیستور بوجود می آید. برخی از این آثار عبارتند از اثرات کانال کوتاه DIBL، پیچش ولتاژ آستانه. این آثار موجب اختلال در عملکرد ترانزیستور می شوند. بنابراین فهم محدودیتهای تغییر مقیاس و راههای کاهش اثرات کانال کوتاه برای ما اهمیت دارد.فصل اولبررسی تاثیر تغییر مقیاس بر عملکرد ترانزیستور و نحوه آلایش در بخش های مختلف ترانزیستورهای تغییر مقیاس یافته1-1- تغییر مقیاس ترانزیستور و قانون مورطی سه دهه گذشته، صنعت الکترونیک پیشرفتهای جالب توجهی داشته است. حداکثر سرعت پالس ساعت پردازش مرکزی (cpu) از 100 کیلوهرتز در سال 1971 به بیش از 1/4 گیگاهرتز در سال 2000 افزایش یافته است. یعنی مقدار آن 10 برابر شده است. طی همین مدت، هزینه کامپیوترها با افزایش تعداد کامپیوترهای شخصی کاهش یافته است. بهبودهای قابل ملاحظه ای در نسبت قیمت/ عملکرد داشته ایم که در تاریخ تولید بشر بی سابقه بوده است. این نتایج ناشی از موفقیت در صنعت نیمه هادیها در کوچک کردن ابعاد ترانزیستور بوده است.طول گیت ترانزیستور از 10 میکرومتر در سال 1971 به 0/8 میکرومتر در سال 2000 کاهش یافته است. این امر موجب افزایش سرعت پالس ساعت (با کاهش مسیر سیگنال) و همخوانی با قانون مور (که میگوید تعداد ترانزیستورها در یک مدار یکپارچه هر 18 ماه دوبرابر میشود) شده است. این امر نه تنها موجب بهبود عملکرد تراشه میشود بلکه موجب کاهش میزان ساخت سیلیکون مصرفی و کاهش هزینه تولید میگردد که آنهم به نوبه خود از تغییر مقیاس MOS ناشی می شود.در عین حال، چالش های زیادی برای کاهش مستمر ابعاد ترانزیستور وجود دارد. مثلا افزایش میدان الکتریکی و شکست سوراخی و اثر DIBL و غیره از جمله مشکلاتی است که با تغییر مقیاس ایجاد میشود. این بدان معنا است که فقط تغییر مقیاس ترانزیستور برای بهبود عملکرد ترانزیستور کافی نیست. فهم محدودیت های تغییر مقیاس و نحوه ارتباط آنها به پارامترهای مختلف ترانزیستور در طراحی ترانزیستورهای نسلهای بعدی اهمیت دارد.2-1- روش تحقیقانجام آزمایشهای فیزیکی در مورد آلایش مستلزم بررسی آلایش چندبعدی و لذا کار دشواری است، همچنین اندازه گیری دقیق پارامترهای ترانزیستورهای ساخته شده، و تعیین میزان دقیق تاثیر آلایش بستر بر عملکرد کاری دشوار و مستلزم ساخت ترانزیستور به صورت آزمایشگاهی است. شکل 1-1 شمائی از روش بکار رفته در تحقیقات را نشان می دهد.به جای آزمایش فیزیکی، شبیه سازیهای TCAD مورد استفاده قرار می گیرد. برای تعداد زیادی از طراحی ترانزیستورهای شبیه سازی شده، مولفه های مقاومتی، فیزیکی، ولتاژ آستانه و خصوصیات Ion-Ioff برای هر ترانزیستور استخراج شده و مقایسه می شود و از آنجا حدود تغییر مقیاس با توجه به آلایش بستر تعیین می شود.چند نکته در اینجا قابل ذکر است. نخست آنکه استفاده از شبیه سازی های TCAD مزایای بسیاری دارد. به گونه ای که پیش بینی نسبتا دقیقی از آلایش بستر و پروفیل آلایش ترانزیستورهای شبیه سازی شده را قبل از آنکه ساخته شود ممکن می سازد. بعلاوه امکان آنرا بوجود می آورد که عملکرد بسیاری از ترانزیستورها را با هم مقایسه کنیم. تطبیق نتایج حاصله با نتایج تجربی باعث صرفه جویی زیادی در هزینه و زمان طراحی می شود. بعلاوه این روش شبیه سازی امکان بررسی کمیت های داخلی ترانزیستور را که امکان آزمایش آنها عملا وجود ندارد فراهم می آورد.همچنین میدانیم یکی از جنبه مهم در طراحی هر ترانزیستور معیارهای مورد استفاده برای مقایسه ترانزیستورهای مختلف است. چند معیار متداول مثل ولتاژ آستانه و منحنی های Ion-Ioff باهم مقایسه می شوند.همچنین تاثیر مدلهای قابلیت حرکت مورد بررسی قرار می گیرند. در این فصل با فرض آنکه آلایش کانال ترانزیستورها یکنواخت است و نیز اینکه آلایش سورس / درین را میتوان به صورت ساده با تابع نمائی در جهات افقی و عمودی تعریف کرد، کار را شروع می کنیم. این مفروضات را مجدداً در بخشهای بعدی مورد مطالعه قرار می دهیم. این روش به ما کمک می کند که تاثیر جنبه های مختلف طراحی ترانزیستور بر رفتار آنرا حذف کنیم و به فهم درستی ازمطالعه تاثیر آلایش بستر برسیم.تعداد صفحه : 125قیمت : شش هزار تومان
 

بلافاصله پس از پرداخت ، لینک دانلود به شما نشان داده می شود

و به ایمیل شما ارسال می شود.

پشتیبانی سایت :        09124404335        info@arshadha.ir

در صورتی که مشکلی با پرداخت آنلاین دارید می توانید مبلغ مورد نظر برای هر فایل را کارت به کارت کرده و فایل درخواستی و اطلاعات واریز را به ایمیل ما ارسال کنید تا فایل را از طریق ایمیل دریافت کنید.

--  -- --

مطالب مشابه را هم ببینید

فایل مورد نظر خودتان را پیدا نکردید ؟ نگران نباشید . این صفحه را نبندید ! سایت ما حاوی حجم عظیمی از پایان نامه های دانشگاهی است. مطالب مشابه را هم ببینید. برای یافتن فایل مورد نظر کافیست از قسمت جستجو استفاده کنید. یا از منوی بالای سایت رشته مورد نظر خود را انتخاب کنید و همه فایل های رشته خودتان را ببینید